

## Arhitectura convertoarelor Digital/Analogice

HW Ing. George A. Mark  
Siemens VDO Automotive, Timișoara

ABSTRACT. The purpose of this paper is to explain the way the ADC's function. Several types of ADC's are compared from the functional and from the performance point of view. Advantages and disadvantages are show in order to define the characteristics.

### 1 Introducere

Semnalele utilizate în știință și inginerie sunt semnale ”continue”: intensitatea luminii care se modifică cu distanța, tensiunea care variază cu timpul, etc. Conversia Analogică→Digitală (și Digital→Analogică) este acel proces care permite computerelor digitale să interacționeze cu semnalele ”continue”. Informația digitală obținută este diferită de cea analogică prin faptul că: este sintetizată și cuantificată.




Figura 1.1. Procesarea digitală a semnalelor analogice

Importanța acestor dispozitive a crescut o dată cu folosirea computerelor în industrie și în controlul automat al proceselor. Controlul, automatizarea proceselor se face cu ajutorul informației preluate de la elementele de monitorizare, care cu ajutorul unor „interfețe” comunică cu

computerul. Într-o arhitectură tipică convertoarele sunt aceste „interfețe” cu lumea exterioară computerului.

Convertorul ideal ADC produce un cod digital la ieșirea lui care este o funcție de tensiunea de intrare și tensiunea de referință. Intrarea convertorului poate să fie o intrare diferențială sau cu amplificare, cea diferențială este folosită când se dorește o acuratețe a semnalului digital. Funcția de transfer în cazul ideal este:




Figura 1.2. Procesarea digitală a semnalelor analogice

$$\text{OutputCode} = F.S. \times \frac{V_{IN+} - V_{IN-}}{V_{REF+} - V_{REF-}} = F.S. \times \frac{V_{IN}}{V_{REF}}$$

Unele ADC-uri au intrări pseudo-diferențiale ( $V_{IN+}$  și  $V_{IN-}$ ). Diferența dintre intrări pseudo diferențiale și cele diferențiale standard, este faptul că semnalul la intrarea  $V_{IN-}$  poate varia într-un domeniu foarte mic raportat la  $V_{SS}$ . Tensiunea de referință a convertorului poate să fie internă sau externă. Datorită faptului că acuratețea conversiei depinde de semnalul de referință, este important ca acest semnal să fie stabilizat în timp și să nu varieze cu temperatura.

### 1.1 Termeni

ADC – Convertor Analogic Digital  
DAC – Convertor Digital Analogic  
LSB – Least Significant Bit  
MSB – Most Significant Bit  
FS – Full Scale

$AV_{DD}$  – Analogic Operating Voltage  
 $DV_{DD}$  – Digital Operating Voltage  
 $DRV_{DD}$  – Driver Operating Voltage  
 $T_A$  – Ambient Temperature  
 $f_{IN}$  – Input Frequency

### 1.2 Concept

Cele mai cunoscute tipuri de ADC sunt: ADC cu *aproximații succesive* (sau SAR successive approximations shift register), *flash* (toate deciziile sunt luate simultan), *pipelined* (cu mai multe niveluri de flash) și *delta-sigma* ( $\Delta\Sigma$ ).

### 1.3 Convertorul de tip flash.

Acest tip de convertor este convertorul clasic. Un set de  $2^n - 1$  comparatoare sunt folosite pentru măsurarea directă a mărimii analogice, cu o rezoluție de  $n$  biți. Exemplu: pentru un ADC de 4 biți, mărimea analogică este măsurată cu 15 comparatoare, care compară intrarea cu o valoare analogică discretă. Valoarea la ieșire este fără cel mai puțin semnificativ bit.




Figura 1.3. Convertorul tip flash

$$LSB = \frac{FS}{2^n}$$

Convertorul *flash* are avantajul că este foarte rapid, conversia este efectuată într-un singur ciclu. Dezavantajul este că necesită un număr mare de comparații pentru a garanta liniaritatea rezultatelor.

Datorită faptului că la  $n$  biți rezoluția este de  $2^n - 1$  iar numărul de comparatoare 15, pentru convertoare de 8-biți sunt necesare 255 comparatoare și pentru convertoare de 16-biți ar fi nevoie de 65535 comparatoare. Rezultatul conversiei este obținut într-un singur ciclu.

### 1.4 Convertorul cu arhitectură pipelined

Convertorul cu arhitectură *pipelined* elimină dezavantajul celui de tip *flash* și anume folosirea unui număr mare de componente. Convertorul *pipelined* împarte procesul de conversie în mai multe niveluri.

Din figura 1.4 se observă alcătuirea convertorului: un bloc *sample and hold*, convertor ADC de  $n$  biți (cu arhitectură *flash*) și un convertor DAC cu rezoluția de  $n$  biți. În prima etapă circuitul de *sample and hold* filtrează semnalul, apoi convertorul ADC transformă semnalul analogic în semnal digital, care este întors printr-un convertor DAC astfel încât semnalul de ieșire din primul bloc scade semnalul întors. Semnalul rămas este apoi amplificat și este trimis la următor bloc de conversie. Acest proces se repetă de atâtea ori până când se ajunge la o rezoluție dorită.




Figura 1.4. Convertorul cu arhitectură pipeline

Un convertor cu  $m$  blocuri de conversie, fiecare cu un ADC flash de  $n$  biți, are o rezoluție,  $r = m \times n$  biți și se folosesc  $m \times (2^n - 1)$  comparatoare. De exemplu: un convertor în arhitectură pipelined cu două niveluri de conversie și rezoluție de 8 biți necesită doar 30 de comparatoare, iar pentru 4 niveluri și rezoluție de 16 biți necesită 60 de comparatoare. În practică se mai introduc câțiva biți pentru corectarea erorilor.

Prin modul în care sunt construiți ADC cu arhitectura *pipelined* sunt mult mai rapide decât cele cu arhitectură *flash*, totul la un număr mult mai redus de componente electronice. Unul din dezavantaje constă în necesitatea existenței unei frecvențe (clock) constante necesară funcționării corecte a convertorului. Dacă semnalul analogic de la intrare variază cu o frecvență mai mare decât frecvența convertorului, conversia nu se face corect.

### 1.5 Convertoare cu aproximări succesive(SAR)

Convertorul SAR folosește un singur comparator pentru a face conversia semnalului analogic în semnal digital. Funcționarea SAR se poate compara cu o balanță care compară semnalul necunoscut cu valoarea  $\frac{1}{2}$  din maximum posibil de semnal. Prima valoare obținută este cel mai semnificativ bit (MSB). Se repetă de  $n$  ori aproximările succesive cu  $1/8$ ,  $1/16$ ,  $1/32$ , ... din maximum posibil de semnalul, până când se obține rezoluția  $r$  dorită. Fiecare valoare obținută prin aproximările succesive sunt




Figura 1.5. Convertorul cu aproximări succesive

valori binare, cu prima valoare-cel mai semnificativ bit și ultima valoare-cel mai nesemnificativ bit.

Pentru efectuarea unei conversii și obținerea unei rezoluții  $r$ , SAR are nevoie de  $n$  cicluri de comparare. Convertoarele SAR sunt folosite la aplicații de viteză scăzută și rezoluție ridicată, iar dacă avem semnale neperiodice la intrare atunci convertoarele SAR sunt perfect ca soluții, deoarece conversia se poate porni oricând și nu sincronizat cu o frecvență clock. Dacă se ia în considerare folosirea convertoarelor SAR sau *pipelined*, trebuie să se țină cont de fenomenul de *aliasing*, în urma căruia apar reflexii în domeniul frecvență. În multe aplicații acest fenomen este nedorit și se integrează un filtru care trece jos pentru eliminarea componentelor superioare.

### 1.6 Convertoare Sigma – Delta ( $\Delta\Sigma$ )

Convertorul  $\Delta\Sigma$  este alcătuit dintr-un integrator, comparator și un DAC de un singur bit, în forma cea mai simplă. Funcționarea convertorului: ieșirea comparatorului este scăzută din semnalul original, apoi semnalul este integrat și semnalul este convertit într-un singur bit (1 sau 0) de comparator, astfel bitul rezultat este intrarea convertorului DAC care este scăzut din semnalul original, etc. Această buclă este efectuată la o mare viteză.

Semnalul digital care vine de la convertorul DAC este un șir de 1 și de 0 logic, iar valoarea semnalului analogic este proporțional cu numărul de 1 logic care iese din comparator. Semnalul digital este filtrat și astfel rezultă un șir binar la ieșirea convertorului  $\Delta\Sigma$ .




Figura 1.6. Convertorul tip Sigma-Delta

Una din cele mai mari calități ale unui convertor  $\Delta\Sigma$  este așa numita *noise shaping*, prin care zgomotele de joasă frecvență sunt ridicate la o frecvență mai mare sau în afara benzii de frecvență de interes.

Ca rezultat arhitectura  $\Delta\Sigma$  este des folosită în construcția convertoarelor ADC cu lățime de bandă mică și rezoluție mare. Un inconvenient al acestei arhitecturi este fenomenul de latență, care este mult

mai pronunțat față de celelalte arhitecturi, de aceea  $\Delta\Sigma$  nu se dorește folosirea în cazul în care semnalele sunt multiplexate. Pentru evitarea interferențelor se impune introducerea unui delay între semnalele multiplexate. Eliminarea inconvenientelor de latență se poate elimina prin convertoare  $\Delta\Sigma$  mult mai complexe cu mai multe integroare și o arhitectură mai complexă.

Caracteristici	Arhitectura*			
	Flash	Pipelined	SAR	$\Delta\Sigma$
Productivitatea în timp	1	2	3	4
Rezoluția	4	3	2	1
Latență	1	3	2	4
Conversia a mai multor semnale ADC	1	2	1	3
Conversie semnale ne-periodice	1	2	1	3

\* pe o scara de la 1 la 4

## 2 Convertorul ADS5121 Texas Instruments

Convertorul ADS5121 este un convertor cu consum redus cu 8 canale pe 10 biți, cu o viteză de 40MPSP în tehnologie CMOS, alimentare la o singură sursă de tensiune și cu pini de control care poate pune în low power mode alte convertoare.




Figura 2.1. Convertorul ADS5121 Texas Instruments

Referința internă se poate înlocui cu o referință externă pentru a putea acoperi o gamă mai largă atât în domeniul precizie cât și în domeniul temperatură.




Figura 2.2. Diagrama de timp

**Caracteristici tipice:**

$T_A = 25^\circ\text{C}$ ,  $AV_{DD} = DV_{DD} = 1.8\text{V}$ ,  $DRV_{DD} = 3.3\text{V}$ ,  $f_{IN} = -0.5\text{dBFS}$ , referința internă, Clock = 40MSPS și domeniul diferențial de intrare=1Vp-p.




Figura 2.3. Raspunsul în frecvență




Figura 2.4. Performanța și eroarea de câștig

### Aplicații

Echipamente portabile care folosesc ultrasunetele și orice echipament portabil care cere dimensiuni reduse (telefoane mobile, notebooks, palm computers).

### Bibliografie

- [Bla00] **Brian Black** – *Analog-to-Digital Converter Architectures and Choices for System Design*, 2000
- [Bow00] **Steven Bowling** – *Understanding A/D Converter Performance Specifications*, Microchip Technology Inc, 2000.
- [MI00] *Understanding A/D Converter Performance Specifications*, Microchip, 2000  
<http://www.maxim-ic.com>  
<http://www.ti.com>
- [TI03] *Data Converters Selection Guide*, Texas Instruments, 2003